Một số tài liệu ngôn ngữ mô tả phần cứng VHDL, Verilog
Chào các bạn.
Mình gửi cho các bạn một số tài liệu về VHDL và Verilog.
Design Through Verilog HDL.pdf
Digital Design with CPLD Applications and VHDL By Dueck
Electronics-Verilog.Digital.Design.Synthesis
7 Comments
Ban than men.
Minh dang lam do an ve I/O cua CPLD, neu ban co tai lieu gi hoac co y kien gi xin vui long giup do.
Chan thanh cam on.
Chào bạn.
Đồ án của bạn làm về I/O như thế nào hả bạn ? Vì thực ra thì làm cái gì mà chẳng cần đến I/O.
Chúc bạn thành công.
Anh ơi có tài liệu mô phỏng ModelSim bằng tiếng việt gửi cho em với.Anh có demo nào về một thiết kế mạch bằng ModelSim cho em xem với nhé.Thank anh trước
Chào em.
Anh không có tài liệu nào bằng tiếng Việt cả em ạ.Anh nghĩ rằng em nên tập đọc tài liệu bằng tiếng Anh đi.
Khi em cài ModelSim thì sẽ tìm thấy các file hướng dẫn ở đây:
Bao gồm các tài liệu: _bk_modelsim.pdf,modelsim_ref.pdf, modelsim_tut.pdf,modelsim_user.pdf. Đó là các tutorial, manual, reference của ModelSim đó em ạ.
Chúc em thành công.
Cam on anh Ngo Hai Bac.Em cung moi tim hieu ve VHDl,nhũng tai lieu anh post lên khá là bổ ích,giảm thời gian tìm kiếm của em rất nhiều.Xin cảm ơn anh.
Chào em.
Cảm ơn em đã đọc những bài viết của anh.
Anh khuyên em nên đọc quyển Circuit Design with VHDL. Quyền này anh đánh giá cao nhất đấy.
Chúc em thành công.
Chào anh, em có tạo một projest trong Quartus II tên là bakien.v nhưng đến khi em vào Processing/ Start Compilation (biên dịch) thì nó lại xuất hiện bảng báo lỗi là “Full compilation was NOT successful (1 error) “
Và bên dưới có thêm 2 hàng ghi chú
Error: Top-level design entity “bakien” is undefined
Error: Quartus II Analysis & Synthesis was unsuccessful. 1 error, 0 warnings
Error: Quartus II Full Compilation was unsuccessful. 1 error, 0 warnings
Mong anh hướng dẫn thêm