Chào các bạn.
Khi làm FPGA hẳn các bạn cũng đã dùng các trình mô phỏng để kiểm tra, test xem design của mình đã đúng chưa để còn coding lại.
Hôm nay vừa nhận được News letter của bọn Mentor Graphics nên mình xin gửi link cho các bạn để tiện trong quá trình học tập.
Release & Resources
ModelSim Designer 6.3a
ModelSim - 6.3f
- Download Latest Release
- Request Eval License
- ModelSim Demos
- ModelSim SE Datasheet
- ModelSim PE Datasheet
- ModelSim Comparison Chart
Mình thấy tốt nhất là download bản ModelSim SE 6.3 và yêu cầu một license free của nó. Chắc là có thời hạn là 1 tháng. Nhưng chẳng sao, cứ yêu cầu,dùng xong lại yêu cầu tiếp hoặc là gỡ hết trong register đi rồi cài 
.
Khi kích vào link download thì bạn sẽ phải điền đầy đủ thông tin của bạn vào. Nó sẽ cho một tài khoản FTP tồn tại trong 1 giờ để bạn download bản này. Có thể dùng trình FTP như CuteFTP hay mở ngay trong trình duyệt cũng được.
Khi yêu cầu Eval License thì cũng điền đầy đủ, nhớ địa chỉ Email phải đúng để nó gửi thư confirm và License đến. Nói chung là có thư Confirm là ok nó sẽ gửi.
Các bạn nên xem cách để Simulation trong Xilinx ISE trong tài liệu ở bài này.
Chúc các bạn thành công.
Note: Đã edit lại link.
Các bài viết liên quan:
- [MF] Tài liệu FPGA Chào các bạn, sau đây là một số tài liệu về FPGA mà mình đã upload lên mediafire.com. Fundamentals of Digital Logic with VHDL.pdf Synthesis Of Arithmetic Circuits--Fpga, Asic & Embedded Systems.pdf Advance HDL Design Training On Xilinx FPGA.pdf Advanced FPGA Design - Architecture, Implementation, and Optimization.pdf Advanced Xilinx Fpga Design With Ise.pdf Building a [...]...
- Chia sẻ các tài liệu FPGA và CPLD Chào các bạn. Tình hình là máy của mình có nhiều ebook về mấy cái chủ đề mà mình quan tâm, nhưng mà về vấn đề bản quyền nên cũng không thể upload trực tiếp lên host được, còn cái server của riêng mình (máy mình) thì có lẽ không mở ra, bởi vì là [...]...
- Phần mềm mô phỏng điện tử Proteus Tình hình là khi xóa bài viết này xong thì lượng truy cập vào website của mình vẫn rất nhiều với từ khóa Proteus và bài viết về Proteus hôm trước mà mình đã viết. Cũng xin nói trước là mình không khuyến khích sử dụng các phần mềm vi phạm bản quyền, nhưng với [...]...
- Trình quản lý tài liệu hiệu quả JabRef - Reference manager trong Ubuntu Chào các bạn. Được anh Hiệp giới thiệu về phần mềm quản lý tài liệu này khá hay nên mình giới thiệu cho các bạn. Trang chủ: http://jabref.sourceforge.net/index.php Mình mới dùng thì thấy thích thú là nó cho phép ta ghi đầy đủ chi tiết về các book, article, conference, ... và có thể link [...]...
- Cài đặt phông chữ cho Ubuntu Chào các bạn. Mình đọc bài viết này ở trong saylinux.wordpress.com thấy rất hay nên làm theo nhưng chưa ok hẳn và có bổ sung thêm một số phần vào trong này. Bắt đầu trích Ubuntu khi cài đặt cũng đã “tặng kèm” một bộ phông chữ rồi, nhưng đáng tiếc là bộ phông chữ [...]...
- FPGA Demo Chào các bạn. Mấy hôm trước mình làm Seminar ở Lab có quay mấy cái video demo cho mọi người xem nên upload để giới thiệu luôn cho các bạn để chia sẻ kinh nghiệm với các bạn. Mình làm FPGA chưa lâu nên mọi thứ cũng gần như là bắt đầu với mình. Sang [...]...
{ 14 comments… read them below or add one }
chào anh, cho em hỏi sao em yêu cầu Eval License nó gửi mail confirm mà ko thấy gửi license vậy anh.
E cảm ơn!
Chào em.
Khi anh yêu cầu bản SE thì nó cũng gửi thư confirm nhưng không thấy gửi license. Anh có viết mail cho bọn nó, nhưng bọn nó chỉ đến eval bản PE thôi em ạ.
Em confirm bản PE cho student nhé, chắc chắn là dc đó. Bọn nó có gửi license cho anh nhưng là bản cũ hơn vì anh request bản cũ từ lâu rùi
.
Chúc em thành công.
Anh ơi trong modelsim có thể mô phỏng để xuất ra dùng $display ko vậy,em mới tìm hiểu nên chưa rành lắm về cái này.
1 module signed_number;
2
3 reg [31:0] a;
4
5 initial begin
6 a = 14′h1234;
7 $display (“Current Value of a = ‰h”, a);
8 a = -14′h1234;
9 $display (“Current Value of a = ‰h”, a);
10 a = 32′hDEAD_BEEF;
11 $display (“Current Value of a = ‰h”, a);
12 a = -32′hDEAD_BEEF;
13 $display (“Current Value of a = ‰h”, a);
14 #10 $finish;
15 end
16
17 endmodule
Chào em.
Thực tế anh chẳng dùng Model Sim để mô phỏng nhiều lắm
. Anh toàn dùng ISE Simulation để mô phỏng thôi em ạ.
Em gắng đọc manual của ModelSim nhé.Anh có lần đọc hết file đó rồi
. Mà code em viết bằng Verilog nữa.
Anh khuyên em nên dùng VHDL để viết các module, em sẽ hiểu hơn nhiều so với dùng Verilog. Lúc đầu anh cũng định tiếp cận bằng Verilog nhưng k ổn nên đã chuyển dùng VHDL lâu rùi em ạ.
Chúc em thành công.
Mình đã tải về ModelSim 6.3f SE, nhưng không biết làm thế nào để xin license.
Mình đã click vào link: “Request eval License”, và điền đầy đủ thông tin rồi, nhưng sau khi submit thì không thấy mục nào để xin license. Các bạn đã xin license lần nào chưa, nếu có hãy chỉ cho mình với.
Anh ơi em rất cần một bản demo đơn giản ve mô phỏng bằng VHDL anh giúp em được không ạ.Cám ơn anh nhiều
Bác Bắc ơi,em đang tìm hiểu về FPGA mới cả verilog,bác có thể viết 1 bài sumary xem học FPGA bắt đầu từ cái gì,mô phỏng với cái gì,thực hành với cái gì …Bác là ng đi trước,coi như viết “thuật toán” để anh em đi sau làm theo cho nhanh,đỡ mất thời gian search lan man.
Cám ơn bác.
Anh ơi anh có license của bản ModelSim 6.3h không, anh có thì gửi cho em với nhé, em đăng kí nhưng nó không cho license, chỉ có bản ModelSim XE thì còn cho license thôi.
Anh có thì cho em với nhé. Mail của em là: vuducbinhster@gmail.com
Cảm ơn anh rất nhiều.
Hi anh,
Em dinh tu mo mam FPGA
Nhung khong biet nen hoc ve HDL (VHDL hoac Verilog) truoc hay hoc ve FPGA truoc ? Tai em thay HDL chi la cong cu de minh thiet ke FPGA thoi, nen neu bay gio hoc HDL truoc thi co khi ton nhieu thoi gian ma khong co duoc cai nhin tong quat.
Anh co tai lieu nao ve can ban cua FPGA (dung VHDL thi cang tot) thi gioi thieu cho em voi ah.
Cam on anh nhieu
anh ơi, em mới tập tọe tìm hiểu VHDL thôi, em đã thử mô phỏng một chương trình đơn giản bằng TestBench và bằng ModelSim. Em thấy cách code là giống nhau. Không biết ModelSim khác Testbench ở chỗ nào hả anh?Nó có ưu điểm gì hơn?
Mong anh giúp đỡ :d
Chào bạn.
Bạn nên download ModelSim PE vì bản này dành cho sinh viên. còn bản SE mình cũng xin nhưng không được.
Còn mình xin bản ModelSim PE thì đã có license gửi vào hòm thư của mình rồi.
Chúc bạn thành công.
Em download tài liệu của ISE tại đây. Nó hướng dẫn mô phỏng bằng ISE Simulator và cả ModelSim nữa.
Em xem ở phần mô phỏng nó có hướng dẫn thật là tỉ mỉ đó em ạ.
Em làm theo đi nhé.
Chúc em thành công.
Chào em.
Ban đầu em nên học ngôn ngữ VHDl hoặc Verilog trước.Sau đó là học các thực hiện với các phần mềm Synthesize của các hãng như Xilinx, Altera, … (ISE Foudation, …).
Em đọc các tutorial đó, có hướng dẫn đầy đủ cách sử dụng chương trình, cách dịch, cách mô phỏng, cách nạp vào trong KIT đó em.
Chúc em thành công.
Chào em.
Em nên đọc tài liệu Circuit design with VHDL trước. Anh cũng phải học từ đầu nên biết, đọc cái đó trước sẽ hiểu.
Có gì đâu mà mất thời gian. Vài ngày là nghiền xong quyển đó mà.
Sau đó, thì down cái Xilinx ISE về mà thử nghiệm, đọc manual và dùng.
Chúc em thành công.